(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

CORR. TO US 5,742,361

(11)特許出願公開番号

特開平11-98098

(43)公開日 平成11年(1999)4月9日

(51) IntCL ⁶		識別配号	ΡI			
H04J	3/00		H04J	3/00	M	
H04N	7/08		H04N	7/08	Z	
	7/081				•	

審査請求 未請求 請求項の数14 FD (全 17 頁)


(21)出願番号	特顏平8-323336	(71)出願人	000005108		
			株式会社日立製作所		
(22)出顧日	平成8年(1996)11月20日		東京都千代田区神田駿河台四丁目 6番地		
		(72)発明者	中瀬 純子		
(31)優先権主張番号	特願平7-312026		東京都小平市上水本町五丁目20番1号 株		
(32)優先日	平7 (1995)11月30日		式会社日立製作所半導体事業部内		
(33)優先権主張国	日本 (JP)	(72)発明者	郡司 洋		
(31)優先権主張番号	特顏平9-533330		東京都小平市上水本町五丁目20番1号 株		
(32)優先日	平8 (1996) 3月15日		式会社日立製作所半導体事業部内		
(33)優先権主張国	日本 (JP)	(74)代理人	弁理士 小川 勝男		
			最終頁に続く		

(54) 【発明の名称】 データ分離装置

(57)【要約】

【課題】 解析処理部の処理を軽減することの可能なデータ分離装置を提供すること。

【解決手段】 データ分離装置は、書き込み制御部102とメモリ104と解析処理部105と転送制御部106、107とで構成される。書き込み制御部102は到達したパケットを到着順にメモリ104に書き込み、その書き込み情報を解析処理部105に送り、解析処理部105では書き込み情報をもとにパケット到達順にパケットの解析を行ってその解析結果のみを転送制御部106、107に送り、メモリ104からパケットの到達順に読み出されたデータを転送制御部106、107は上記解析結果をもとにデコーダに送る。



【特許請求の範囲】

【請求項1】複数のデータを多重化した入力ストリームを分離し所望のデータを出力するデータ分離装置であって、

上記入力ストリームのデータを複数の格納領域に記憶するメモリと、

上記入力ストリームのデータを受信して、該データから 得られたパケット単位のデータを上記メモリの上記複数 の格納領域のひとつの格納領域に書き込む書き込み制御 部と、

上記メモリから上記パケット単位のデータを読み出し、 該読み出されたデータの種類を解析して解析情報を生成 する解析処理部と、

上記メモリから読み出されたデータを上記解析処理部からの上記解析情報に応答してその出力に転送する複数の 転送制御部とを具備してなり、

上記書き込み制御部から複数のパケット単位のデータが 上記メモリに順次書き込まれる際に、上記複数のパケット単位のデータのそれぞれの書き込みアドレス情報をFI FOメモリに順次格納せしめ、

上記解析処理部は上記FIFOメモリから順次読み出される 上記書き込みアドレス情報に従って上記メモリからパケット単位のデータを順次読み出してデータの種類を解析 することにより解析情報を順次生成し、

上記複数の転送制御部のひとつの転送制御部が上記解析 処理部からの上記解析情報に選択的に応答して、上記メ モリのひとつの格納領域から読み出されたデータをその 出力に転送することを特徴とするデータ分離装置。

【請求項2】上記メモリと上記解析処理部と上記複数の 転送制御部とはバスを介して相互に接続され、

上記解析処理部はCPUで構成され、

上記FIF0メモリは上記解析処理部の上記CPU内部のハードウェアであることを特徴とする請求項1に記載のデータ分離装置。

【請求項3】上記メモリと上記解析処理部と上記複数の 転送制御部とはバスを介して相互に接続され、

上記解析処理部はCPUで構成され、

上記FIFOメモリは上記解析処理部の上記CPUの動作を制御するソフトウェアにより実現されることを特徴とする請求項1に記載のデータ分離装置。

【請求項4】上記複数の転送制御部のひとつの転送制御部が上記解析処理部からの上記解析情報を転送要求割り込み信号として選択的に応答して、上記メモリのひとつの格納領域からデータを読み出し、該読み出されたデータをその出力に転送することを特徴とする請求項1から請求項3までのいずれかに記載のデータ分離装置。

【請求項5】上記入力ストリームはビデオとオーディオとの少なくともふたつのデータが多重化されたデータであり、

上記複数の転送制御部はビデオ転送制御部とオーディオ

転送制御部との少なくともふたつを含み、

上記解析処理部は上記FIFOメモリから順次読み出される 上記書き込みアドレス情報に従って上記メモリからパケット単位のデータを順次読み出してビデオとオーディオ との少なくともふたつのデータの種類を解析することに より解析情報を順次生成し、

上記解析処理部からの上記解析情報がビデオのデータの 種類であることに上記ビデオ転送制御部は選択的に応答 して、上記メモリのひとつの格納領域から読み出された データをその出力に転送し、

上記解析処理部からの上記解析情報がオーディオのデータの種類であることに上記オーディオ転送制御部は選択的に応答して、上記メモリのひとつの格納領域から読み出されたデータををその出力に転送することを特徴とする請求項1に記載のデータ分離装置。

【請求項6】上記メモリは書き込みデータ端子が上記書き込み制御部に接続され、読み出しデータ端子が上記複数の転送制御部に接続されたデュアルポートメモリであることを特徴とする請求項1に記載のデータ分離装置。

【請求項7】複数のデータを多重化した入力ストリーム を分離し所望の出力データを出力するためのデータ分離 装置は、

上記入力ストリームのデータを格納するメモリと、

上記入力ストリームのデータを受信して、該受信データから得られたパケットデータを上記メモリに書き込む書き込み制御部と、

上記メモリから上記パケットデータを読み出し、 該読み 出されたパケットデータの種類を解析する解析処理部と を具備してなり、

上記書き込み制御部は、

上記入力ストリームのデータから所定の同期パターンの パケットへッダを検出する同期検出器と、

上記解析処理部により指定されたパケット識別情報を有するパケットデータを上記入カストリームのデータから 選択するパケット選択部と、

上記パケット選択部により選択される選択パケットデータが上記所望の出力データを構成するパケットデータのタイミング制御処理のための特定パターンを有することを検出して、該パケットデータを上記メモリへ格納し該 検出結果の付加情報を出力するパケット検出格納部とを有してなり、

上記解析処理部はソフトウェアで動作が制御されるCP Uで構成され、

上記CPUは上記メモリから読み出された上記パケットデータから上記所望の出力データを構成するパケットデータのパケット識別情報を求め、該パケット識別情報を上記パケット選択部に設定し、

上記CPUは上記パケット検出格納部から出力される上記付加情報に応答して上記付加情報を有する上記パケットデータのタイミング制御処理を開始して実行すること

を特徴とするデータ分離装置。

【請求項8】上記入力ストリームはビデオとオーディオとの少なくとも二つのデータが多重化されたデータであり、

上記メモリと上記CPUと上記書き込み制御部とはバスを介して相互に接続されたことを特徴とする請求項フに 記載のデータ分離装置。

【請求項9】上記特定パターンは、上記入力ストリーム中のビデオのシーケンスヘッダコードおよびピクチャスタートコードと、オーディオのフレーム先頭の同期パターンとの少なくともいずれかひとつであることを特徴とする請求項8に記載のデータ分離装置。

【請求項10】上記特定パターンは、電源投入直後の初期状態あるいは希望チャネル変更によりプログラムが切り替わった場合に上記パケット選択部により検出されることを特徴とする請求項9に記載のデータ分離装置。

【請求項11】複数のデータを多重化した入力ストリームを分離し所望の出力データを出力するためのデータ分離装置は、

上記入力ストリームのデータを格納するメモリと、

上記入力ストリームのデータを受信して、該受信データから得られたパケットデータを上記メモリに書き込む書き込み制御部と、

上記メモリから上記パケットデータを読み出し、該読み 出されたパケットデータの種類を解析する解析処理部と を具備してなり、

上記書き込み制御部は、

上記解析処理部により指定されたパケット識別情報を有するパケットデータを上記入力ストリームのデータから 選択して、該パケットデータを上記メモリへ格納する選 択部と、上記入力ストリームのデータから所定の同期パターンのパケットへッダを検出し、上記選択部により選 択される選択パケットデータが上記所望の出力データを 構成するパケットデータのタイミング制御処理のための 特定パターンを有することを検出して、該検出結果の付 加情報を出力する検出器とを有してなり、

上記解析処理部はソフトウェアで動作が制御されるCP Uで構成され、

上記CPUは上記メモリから読み出された上記パケットデータから上記所望の出力データを構成するパケットデータのパケット識別情報を求め、該パケット識別情報を上記選択部に設定し、

上記CPUは上記検出器から出力される上記付加情報に 応答して上記付加情報を有する上記パケットデータのタイミング制御処理を開始して実行することを特徴とする データ分離装置。

【請求項12】上記入力ストリームはビデオとオーディオとの少なくとも二つのデータが多重化されたデータであり、

上記メモリと上記CPUと上記書き込み制御部とはバス

を介して相互に接続されたことを特徴とする請求項11 に記載のデータ分離装置。

【請求項13】上記特定パターンは、上記入カストリーム中のビデオのシーケンスヘッダコードおよびピクチャスタートコードと、オーディオのフレーム先頭の同期パターンとの少なくともいずれかひとつであることを特徴とする請求項12に記載のデータ分離装置。

【請求項14】上記特定パターンは、電源投入直後の初期状態あるいは希望チャネル変更によりプログラムが切り替わった場合に上記パケット選択部により検出されることを特徴とする請求項13に記載のデータ分離装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はデータ分離装置に関わり、特にビットレートの高いビデオ、オーディオ等のデータが多重化されたストリームを、ビデオストリームとオーディオストリームに分離し、それぞれビデオ復号器とオーディオ復号器に転送する装置に関するものである。

[0002]

【従来の技術】最近では、ディジタルビデオデータ、あるいはディジタルオーディオデータを蓄積メディア上において記録・再生したり、通信回線上で送受信する用途が増加しつつある。このような用途においては、一般的に、記録時、又は送信時にビデオやオーディオの各データをそれぞれパケットと呼ばれる単位に区切り、それら複数のパケットを多重化した多重化ストリームを形成する。以下、このような多重化ストリームから所望のビデオ、オーディオの各データを抽出して、それぞれビデオ復号器、オーディオ復号器に転送する装置のことを多重化ストリーム分離装置と呼ぶ。

【0003】このようにディジタル化されたビデオ、オーディオデータを伝送あるいは記録する用途の広がりにともない、記録・送信側では複数のビデオ、オーディオデータを多重化する技術が必要となっている。また、再生側ではこれらの多重化されたデータから所望のビデオ、オーディオデータを分離して、ビデオデコーダ、オーディオデコーダに送ることが要求され、このような装置を多重化ストリーム分離装置という。

【0004】このような複数のビデオ、オーディオデータを多重化する規格のひとつとして、MPEG (Moving Pict ures Expert Group)システム規格 (詳細はISO/IEG, "Information Technology-Generic Coding of Moving Pictures and Associated Audio:SYSTEMS", ISO/IEC 13818-1 International Standard, 1994 Novなどを参照)があげられる。MPEGは、ディジタルビデオ/オーディオの符号化およびその多重化に関する国際規格であり、そのなかの多重化に関する部分をWEGシステム規格と呼ぶ。以下、MPEG2のシステム規格のうち、トランスポートストリーム (Transport Stream、以下TS)と呼ばれるストリ

一ムの形式に基づいて説明する。

【0005】TSは、一本のストリーム上に複数プログ ラムの多重が可能なストリーム形式であり、主に放送用 途に適用されるものである。TSは188パイト固定長の パケットが連続するものであり、各々のパケットには符 号化されたビデオデータ、オーディオデータ、および、 ストリームに関する情報などが含まれる。各パケットの 先頭にはヘッダが設けられており、このヘッダ内のPI D (Packet Identifier) と呼ばれるパケット識別用のフ ィールドを調べることにより、そのパケットの種類を知 ることができる。次に、TSから所望のプログラムのビ デオ、オーディオデータを分離する手順を簡単に説明す る。まず、TSには前述のようにビデオ、オーディオデ ータ以外にPSI(ProgramSpecific Information)と呼 ばれるストリームに関する情報が含まれており、PSI を解析することにより各プログラムのビデオ、オーディ オデータが含まれるパケットにつけられているPIDの 値がわかるようになっている。PSIはPAT (Program Association Table)とPMT (Program Map Table)の2 段階構成となっており、まず、PATパケットを解析し 所望のプログラム番号に対応するPMTのPIDを得た 後、PMTパケットを解析して所望プログラムのビデ オ、オーディオデータが含まれるパケットのPIDを得 ることになる。ビデオ、オーディオパケットのPIDの 値が得られれば、該当するパケットのなかからビデオ、 オーディオのデータを取り出してそれぞれの復号器(デ コーダ)に転送する。

【OOO6】図5は前配MPEGシステム規格に基づいた多 **重化ストリーム分離装置の構成例である。送られてきた** TSデータ101は分離部402によりビデオパケット、オー ディオパケット、PSIパケットに分離される。PSI パケットはバッファ403を通してPSI解析部404に送ら れ、PAT、PMTの解析が行われる。初めにPATの みがPSI解析部404に送られるようになっており、P ATが解析される。PMTパケットに付属するPIDが 判明すれば、 PSI解析部404はそのPIDを分離部40 2に送り、PAT、PMTがPSI解析部404に送られる ようにする。さらにPMTが解析され、ビデオパケッ ト、オーディオパケットの持つPIDの値が得られれ ば、PSI解析部404はそのPIDを分離部402に送る。 このようにしてビデオパケット、オーディオパケットは 分離部402からそれぞれパッファ403に転送され、順次ビ デオデコーダ、オーディオデコーダに送られる(108,10 9)。ただし、ビデオデコーダ、オーディオデコーダには TSのヘッダなどを取り除いて送る必要があるため、パ ッファ403の書き込み/読み出し時にヘッダの読み飛ばし を行う必要がある。

【0007】上述のようなMPEGによるディジタルビデオ、ディジタルオーディオの圧縮伸張方式と、その多 重化・分離方式とからなる国際標準で、MPEGシステ ムとはその多重化・分離方式の規定の部分をさす。MPEGには現在MPEG1、MPEG2の二つの標準があるが、以下ではMPEG2のMPEGシステムを取り上げ説明する。また、MPEG2のMPEGシステムでは、一つのプログラムのビデオ、オーディオのパケット多重・分離する方式と、複数のプログラムのビデオ、オーディオのパケットを多重・分離する方式の2種類の方式が規定されている。前者の方式により多重化されたストリームはプログラムストリーム(以下PS)と呼ばれる。一方、後者の方式により多重化されたストリームはトランスポートストリーム(以下TS)と呼ばれる。TSでは複数プログラムのデータの多重化が可能であるためディジタル放送、ディジタルCATV等の放送用途への適用が期待されている。

【0008】以下、入力ストリームであるTSについ て、さらに説明する。TSは188パイト固定長のトラ ンスポートパケットが多重化されたストリームである。 各パケットの先頭には最小で4パイトのヘッダが設けら れ、ヘッダの後にはペイロードと呼ばれるデータ格納部 がある。ヘッダの先頭の4パイトは8つのフィールドに 区切られており、各フィールドの長さは最小1ビット、 最大13ビットである。これには8ビットの同期パター、 ン、13ビットのPIDと呼ばれるパケット識別フィー ルドが含まれる。TSを分離する場合にはこれらのパケ ット識別フィールドの値を調べ、その値によりそのパケ ットに対する処理を分岐させる必要がある。すなわち、 PID(パケット識別子)を見れば、そのパケットが何の パケットであるかが分かる。またヘッダ部が先頭4パイ ト以降に続く場合もあり、その場合は、さらに複数フィ ールドについて値を調べ、その値に従ってさらに処理を 分岐させる必要がある。

【0009】上記パケットのうちビデオ、オーディオの パケットのペイロードには、ビデオ、オーディオのデー タを符号化により圧縮したストリームがPES (Packeti zedElementary Stream)という形で格納される。図2 に、PESとTSの関係を示す。PESは、ビデオ、オ ーディオのストリームを適当な長さで区切り、区切った 箇所にPESヘッダを先頭に付加したものである。PE Sヘッダの中にはビデオ、又はオーディオの復号、表示 のタイミングを合わせるための時刻情報であるタイムス タンプが含まれている。つまり図2に示すようにPES のデータは、複数のTSのパケットのペイロードに分割 して格納される。なお、図2は、1本のPESから1本 のTSを作成する場合について示している。ビデオ、オ ーディオの2本のPESから1本のTSを作成する場合 には、PES毎に独立に複数のTSのパケットのペイロ ードに分割した後、それらのパケットを多重化する。こ の場合作成されるTSはビデオ、オーディオのパケット が混在したストリームとなる。

【0010】次にTSから所望のプログラムのビデオ、

オーディオを復号する手順を説明する。まず所望のプロ グラムのビデオ、オーディオのデータが格納されたパケ ットのパケット識別情報PIDを求める。次にそれらの PIDを持つパケットのペイロードを抜き出し、それぞ れビデオ、オーディオの復号器に送る。ビデオ、オーデ ィオの復号器では入力された符号化データを伸張して出 カする。TSには、選択したプログラム番号に対してそ のプログラムを構成するビデオ、オーディオのパケット のPIDを与えるための情報として、PSI(Program S pecific Information)と言うテーブルが用意されてい る。すなわち、TSの中でどれが1チャネルのビデオ で、どれが2チャネルのオーディオであるかが分からな ければ、復号器に取り出せない。従って、あるプログラ ム番号に対してそのプログラムを構成するビデオ、オー ディオがそれぞれ格納されたパケットのPIDを与える ためのPSIと官うテーブルが、以下に説明するように TSに準備されている。すなわち、PSIと言うテーブ ルは、上述のようにPAT(Program Association Tabl e) と P M T (Program Map Table) との二段階のテーブル から構成される。まずPATとは、あるプログラム番号 に対してそのプログラムのPMTのパケットのPIDを 与えるテーブルである。 またPATとはPIDがオー ル"O"(以下、単にOと記す)のパケットであり、このP ATのパケットのペイロードにPMTのパケットのPI Dが格納されている。

【OO11】またPMTとは、プログラム番号毎にプログラムを構成するビデオ、オーディオのパケットのPIDを与えるテーブルである。これらPAT、PMTを用いてビデオ、オーディオのPIDを得る手順は、次の2ステップになる。まず、最初のステップでは、PID=OのPATのパケットのペイロードを解析することにより、PMTのPIDを得る。次のステップでは、PMTのパケットを解析してビデオ、オーディオのPIDを得る。

【0012】このようにして、 TSを受信する受信装置で希望のチャネルのプログラムを再生する際には、 PATから複数のチャネルのプログラム番号とこれらに対応するPMTのPIDが得られ、このうち受信希望のチャネルのプログラム番号のPMTのPIDから受信希望のチャネルのプログラムを構成するビデオストリームとオーディオストリームとを抽出することができる。 なお、TSには上述したビデオ、オーディオ、PAT、PMT以外のデータを格納したパケットも多重可能であるが、簡単のためビデオ、オーディオ、PAT、PMTのパケットが多重化されたTSについて考えるものとする。

【0013】図11にTSを入力としビデオ、オーディオを出力する一般的なTS復号器の構成を示す。図11のTS復号器は、TS分離装置1、ビデオ復号器2、オーディオ復号器3から構成される。

【0014】このうちTS分離装置1で行う処理は、大 きく分けて次の二つである。一つは、所望のプログラム のビデオ、オーディオのストリームをパケットのペイロ ― ト゚から抜き出し、それぞれビデオ復号器2、オーディ 才復号器3に送ることである。もう一つは、PESへッ ダ内のタイムスタンプに基づきビデオ復号器2、オーデ ィオ復号器3の復号タイミングを制御することである。 以下、TS復号器のTS分離装置1のこれらの処理につ いて説明する。まず所望のプログラムのビデオ、オーデ ィオストリームを取り出す処理について説明する。ま ず、 TS分離装置1は入力されるTSの同期パターン (具体的には、16進数で47と言う特定パターン)を検 出することによりパケットに区切り、各パケットヘッダ 内のPIDの値を得ることができる。次に、TS分離装 置1はPIDがOに一致するPATパケットの内容を解 析して、複数のプログラムのPMTパケットのPIDを 得ることができる。次に、希望プログラムのPMTのP IDに一致するPIDを有するパケットの内容をTS分 離装置 1 が解析し、ビデオ、オーディオのPIDを得る ことができる。このようにしてTS分離装置は、ビデ オ、オーディオのPIDに一致するPIDを持つパケッ トのペイロードのデータからPESのヘッダを除いた部 分を、それぞれビデオ復号器2、オーディオ復号器3に 転送する。

【0015】次にTS分離装置1のタイムスタンプによ るタイミング制御処理を、ビデオの場合を例にとって説 明する。タイムスタンプはビデオではピクチャという単 位に対して与えられる。ビデオストリームは数段階の階 層構造になっており、そのうち一番上の階層がシーケン スと呼ばれる階層、その下の階層がピクチャである。シ ーケンスの先頭にはシーケンスヘッダが設けられてお り、復号に必要な画面サイズなどの情報が格納されてい る。そのため、TS分離装置1は、電源投入直後の初期 状態あるいは希望チャネル変更によりプログラムが切り 替わった場合等には、ビデオストリーム内のシーケンス ヘッダを検出し、その後のピクチャからタイミング制御 を行う必要がある。いったん復号が開始された後は、ピ クチャヘッダをピデオストリーム内から検出し、ピクチ ャとタイムスタンプとの対応をとる。これらシーケンス ヘッダ、ピクチャヘッダの位置を見つけるには、それぞ れのヘッダの先頭のシーケンスヘッダコード、ピクチャ スタートコードと呼ばれる4パイトの特定パターンを探 す必要がある。オーディオの場合にも同様に、フレーム と呼ばれる単位に対しタイムスタンプとの対応付けが必 要である。この場合はストリーム中からフレーム先頭の 同期パターンを探す必要がある。すなわち、ビデオ、オ ーディオのタイミング制御処理には、ストリーム中のシ ーケンスヘッダコード、ピクチャスタートコード、同期 パターンの特定パターンを検出する処理が含まれる。

【0016】以上のことからTS分離装置1の処理は、

次の4つの処理にまとめられる。すなわち、(1)同期検出によるパケットの先頭合わせ(パケット区切り識別処理)、(2)パケット識別情報(PID)によるパケット選択、(3)ヘッダの特定パターンの解析と処理の分岐、(4)ビデオとオーディオ等の所望の出力データのタイミング制御、である。

[0017]

【発明が解決しようとする課題】前記のような構成の多重化ストリーム分離装置では、各パケット種類ごとにパッファを持っており、それらの管理が煩雑となる。特に、PSI解析およびTSヘッダの読み飛ばし、パッファ管理をひとつのPSI解析部404のCPUによる管理(ソフトウェア管理)で行おうとすると、複数のパッファ管理の各処理を独立に行わなければならず、CPUである解析処理部の負荷が重くなってしまうと言う問題が本願発明者等の検討により明かとされた。

【0018】本発明はこのような問題を解決するためになされたものであり、その第一の目的とするところは解析処理部の処理を軽減することの可能なデータ分離装置を提供することにある。

【0019】上述した(1)~(4)の処理を行う多重化ストリーム装置を実現しようとすると次のような問題が生じることが本願発明者等の検討により明かとされた。

【0020】まず、全てをハードウェアのみで構成しようとした場合には、特に(3)、(4)の処理を行うハードウェアの規模がかなり大きくなってしまう。これ以外にも、パケットヘッダには同期パターン、パケット識別情報(PID)以外の情報も含まれており、ハードウェアのみでの対応が困難なこと等にもよる。

【0021】また、汎用CPU(Central Processing Unit)とソフトウェアとを用いて上記(1)~(4)の処理を実現しようとした場合には、(1)、(3)の同期パターン、シーケンスへッダコード等の特定パターンの検出処理に膨大なステップ数が費やされることになり、(2)、(4)の処理に支障をきたす恐れがある。特に、TSのようにビットレートが数十MHzと高く、さらにヘッダの構造が複雑である場合には、(1)~(4)の処理を全てCPUのソフトウェア処理で実行することはかなり困難である。すなわち、全てをハードウェアのみで処理する方法の何れも現実的でないといえる。

【0022】本発明はこのような問題を鑑みてなされたものであり、その第二の目的とするところは、ビットレートが高く、ヘッダの構造が複雑な多重化ストリームを分離する場合にも分離処理を正しく実行可能な低コストのデータ分離装置を提供することにある。

[0023]

【課題を解決するための手段】上記第一の目的は、データ分離装置を書き込み制御部とメモリと解析処理部と転送制御部とで構成し、書き込み制御部では到達したパケ

ットを到着順にメモリに書き込み、その書き込み情報を 解析処理部に送り、解析処理部では上記書き込み情報を もとにパケット到達順にパケットの解析を行ってその解。 析結果のみを転送制御部に送り、メモリからパケットの 到達順に読み出されたデータを転送制御部は上記解析結 果をもとにデコーダに送ることによって基本的に達成さ れる。上記第一の目的を達成する本発明の具体的な実施 形態は、複数のデータを多重化した入力ストリームを分 離し所望のデータを出力するデータ分離装置であって、 上記入力ストリームのデータを複数の格納領域に記憶す るメモリ(104、304)と、上記入力ストリームのデータを 受信して、該データから得られたパケット単位のデータ を上記メモリ(104、304)の上記複数の格納領域のひとつ の格納領域に書き込む書き込み制御部(102、302)と、上 記メモリ(104、304)から上記パケット単位のデータを読 み出し、該読み出されたデータの種類を解析して解析情 報を生成する解析処理部(105)と、上記メモリ(104、30 4)から読み出されたデータを上記解析処理部(105)から の上記解析情報に応答してその出力に転送する複数の転 送制御部(106、107)とを具備してなり、上記書き込み制 御部(102、302)から複数のパケット単位のデータが上記 メモリ(104、304)に順次書き込まれる際に、上記複数の パケット単位のデータのそれぞれの書き込みアドレス情 報をFIF0メモリ(FIF0)に順次格納せしめ、上記解析処理 部 (105) は上記FIF0メモリ (FIF0) から順次読み出される 上記書き込みアドレス情報に従って上記メモリ(104、30 4) からパケット単位のデータを順次読み出してデータの 種類を解析することにより解析情報を順次生成し、上記 複数の転送制御部(106、107)のひとつの転送制御部が上 記解析処理部(105)からの上記解析情報に選択的に応答 して、上記メモリ(104、304)のひとつの格納領域から読 み出されたデータをその出力に転送することを特徴とす る(図1、図4参照)。上記第一の目的を達成する本発明 のさらに具体的な実施形態は、上記メモリ(104、304)と 上記解析処理部(105)と上記複数の転送制御部(106、10 7)とはバス(103)を介して相互に接続され、上記解析処 理部(105)はCPUで構成され、上記FIFOメモリは上記解析 処理部(105)の上記CPU内部のハードウェアであることを 特徴とする。

【0024】上記第一の目的を達成する本発明の他のさらに具体的な実施形態は、上記メモリ(104、304)と上記解析処理部(105)と上記複数の転送制御部(106、107)とはパス(103)を介して相互に接続され、上記解析処理部(105)はCPUで構成され、上記FIFOメモリは上記解析処理部(105)の上記CPUの動作を制御するソフトウェアにより実現されることを特徴とする。本発明のより好適な実施形態は、上記複数の転送制御部(106、107)のひとつの転送制御部が上記解析処理部(105)からの上記解析情報を転送要求割り込み信号として選択的に応答して、上記メモリ(104、304)のひとつの格納領域からデータを読み出

し、該読み出されたデータをその出力に転送することを 特徴とする。上記第一の目的を達成する本発明の好適な 実施形態は、上記入力ストリームはビデオとオーディオ との少なくともふたつのデータが多重化されたデータで あり、上記複数の転送制御部(106、107)はビデオ転送制 御部(106)とオーディオ転送制御部(107)との少なくとも ふたつを含み、上記解析処理部(105)は上記FIF0メモリ (FIFO)から順次読み出される上記書き込みアドレス情報 に従って上記メモリ(104、304)からパケット単位のデー タを順次読み出してビデオとオーディオとの少なくとも ふたつのデータの種類を解析することにより解析情報を 順次生成し、上記解析処理部(105)からの上記解析情報 がビデオのデータの種類であることに上記ビデオ転送制 御部(106)は選択的に応答して、上記メモリ(104、304) のひとつの格納領域から読み出されたデータをその出力 に転送し、上記解析処理部(105)からの上記解析情報が オーディオのデータの種類であることに上記オーディオ 転送制御部(107)は選択的に応答して、上記メモリ(10 4、304) のひとつの格納領域から読み出されたデータを その出力に転送することを特徴とする。上配第一の目的 を達成する本発明のより好適な実施形態は、上記メモリ (304) は書き込みデータ端子が上記書き込み制御部に接 **続され、読み出しデータ端子が上記複数の転送制御部に** 接続されたデュアルポートメモリであることを特徴とす る。

【0025】上記第二の目的を達成するため、複数のデ 一タを多重化した入力ストリームを分離し所望の出力デ ータを出力するための本発明の具体的な実施形態による データ分離装置は、上記入力ストリームのデータを格納 するメモリ(5)と、上記入力ストリームのデータを受信 して、該受信データから得られたパケットデータを上記 メモリ(5)に書き込む書き込み制御部(4)と、上記メモ リ(5)から上記パケットデータを読み出し、該読み出さ れたパケットデータの種類を解析する解析処理部(6)と を具備してなり、上記書き込み制御部(4)は、上記入力 ストリームのデータから所定の同期パターンのパケット ヘッダを検出する同期検出器(7)と、上記解析処理部 (6)により指定されたパケット識別情報を有するパケッ トデータを上記入力ストリームのデータから選択するパ ケット選択部(18)と、上記パケット選択部(18)によ り選択される選択パケットデータが上記所望の出力デー タを構成するパケットデータのタイミング制御処理のた めの特定パターンを有することを検出して、該パケット データを上記メモリ(5)へ格納し該検出結果の付加情報 を出力するパケット検出格納部(19)とを有してなり、 上記解析処理部(6)はソフトウェアで動作が制御される CPUで構成され、上記CPU(6)は上記メモリ(5)か ら読み出された上記パケットデータから上記所望の出力 データを構成するパケットデータのパケット識別情報を 求め、眩パケット識別情報を上記パケット選択部(18)

に設定し、上記CPU(6)は上記パケット検出格納部(19)から出力される上記付加情報に応答して上記付加情報を有する上記パケットデータのタイミング制御処理を開始して実行することを特徴とする(図6参照)。

【0026】上述の本発明の具体的な実施形態によれば、下記の理由により上記第二の目的を達成することができる。

(1)同期検出によるパケットの先頭合わせ(パケット区切り識別処理)は、書き込み制御部(4)で入力ストリームのデータから所定の同期パターンのパケットヘッダを検出する同期検出器(7)によってハードウェア方式で実行されるので、ソフトウェアのステップ数を削減することができる。

(2)パケット識別情報(PID)によるパケット選択は、 書き込み制御部(4)で指定パケット識別情報を有するパ ケットを入力ストリームのデータから選択するパケット 選択部(18)によってハードウェア方式で実行されるの で、ソフトウェアのステップ数を削減することができ る。

(3)ヘッダ解析の特定パターンと処理の分岐は、選択パ ケットデータが特定パターンを有することを検出してこ の検出結果の付加情報を出力するパケット検出格納部 (19)のハードウェアとメモリ(5)からの読み出しパケ ットデータの種類を解析するCPU解析処理部(6)のソ フトウェア動作で実行されるので、ハードウェアの規模 削減とソフトウェアのステップ数削減が可能となる。 (4)ビデオとオーディオ等の所望の出力データのタイミ ング制御に関しては、所望の出力データを構成するパケ ットのパケット選択部(18)での選択を示す付加情報が パケット検出格納部(19)から出力されることに解析処 理部(6)が応答して付加情報を有するパケットデータの タイミング制御処理を開始して実行するので、解析処理 部(6)のタイミング制御のための特定パターンの常時検 出を不要とでき、解析処理部(6)の処理量を削減するこ とができる。

【0027】上記第二の目的を達成するため本発明の他の具体的な実施形態によるデータ分離装置は、上記入力ストリームのデータを格納するメモリ(5)と、上記入力ストリームのデータを受信して、該受信データから得られたパケットデータを上記メモリ(5)に書き込む書き込み制御部(4)と、上記メモリ(5)から上記パケットデータを読み出し、該読み出されたパケットデータの種類を解析する解析処理部(6)とを具備してなり、上記書き込み制御部(4)は、上記解析処理部(6)により指定されたパケット識別情報を有するパケットデータを上記入力ストリームのデータから選択して、該パケットデータを上記メモリ(5)へ格納する選択部(9、15)と、上記入力ストリームのデータから所定の同期パターンのパケットへッダを検出し、上記選択部(9、15)により選択される選択パケットデータが上記所望の出力データを構成す

るパケットデータのタイミング制御処理のための特定パターンを有することを検出して、該検出結果の付加情報を出力する検出器(14)とを有してなり、上記解析処理部(6)はソフトウェアで動作が制御されるCPUで構成され、上記CPU(6)は上記メモリ(5)から読み出された上記パケットデータから上記所望の出力データを構成するパケットデータのパケット識別情報を求め、該パケット識別情報を上記選択部(9、15)に設定し、上記CPU(6)は上記検出器(14)から出力される上記付加情報に応答して上記付加情報を有する上記パケットデータのタイミング制御処理を開始して実行することを特徴とする(図10参照)。

【0028】上述の本発明の他の具体的な実施形態によれば、下記の理由により上記第二の目的を達成することができる。

(1)同期検出によるパケットの先頭合わせ(パケット区切り識別処理)は、書き込み制御部(4)で入力ストリームのデータから所定の同期パターンのパケットヘッダを検出する検出器(14)によってハードウェア方式で実行されるので、ソフトウェアのステップ数を削減することができる。

(2)パケット識別情報(PID)によるパケット選択は、 書き込み制御部(4)で指定パケット識別情報を有するパケットを入力ストリームのデータから選択する選択部 (9、15)によってハードウェア方式で実行されるので、ソフトウェアのステップ数を削減することができる。

(3) ヘッダ解析の特定パターンと処理の分岐は、選択パケットデータが特定パターンを有することを検出して、この検出結果の付加情報を出力する検出器(14)のハードウェアとメモリ(5)からの読み出しパケットデータの種類を解析するCPU解析処理部(6)のソフトウェア動作で実行されるので、ハードウェアの規模削減とソフトウェアのステップ数削減が可能となる。

(4)ビデオとオーディオ等の所望の出力データのタイミング制御に関しては、所望の出力データを構成するパケットの選択部(9、15)での選択を示す付加情報が選択部(9、15)から出力されることに解析処理部(6)が応答して付加情報を有するパケットデータのタイミング制御処理を開始して実行するので、解析処理部(6)のタイミング制御のための特定パターンの常時検出を不要とでき、解析処理部(6)の処理量を削減することができる。

【OO29】本発明のその他の目的と新規な特徴とは、 以下の実施例から明かとなろう。

[0030]

【発明の実施の形態】以下、図面を参照して本発明の実施例による多重化ストリーム分離装置の構成と動作とを詳細に説明する。以下に述べる実施例はMPEG2システム規格で規定されたTSを分離する装置に関するものであるが、他の多重化ストリームを入力とする多重化ストリ

一ム分離装置およびその他のデータ分離装置にも適用で きるものである。

【0031】図1は上記第一の目的を達成する本発明の 実施例による多重化ストリーム分離装置の実施例を示す 図である。図1において、102は入力されるTSデータ10 1をメモリ104に書き込むための書き込み制御部、103は データバス、104はメモリ、105はTSパケットを解析す る解析処理部、106はビデオデータをビデオデコーダに 転送するビデオ転送制御部(Video)、107はオーディオデ ータをオーディオデコーダに転送するオーディオ転送制 御部(Audio)である。尚、メモリ104内には受信したTS パケットを格納するためのパケットバッファが設けられ ており、複数パケットを格納することができる。また、 解析処理部105は処理が複雑であるため、CPU(Central P rocessing Unit)を用いて実現されている。さらに、メ モリ104内には解析処理部105としてのCPUの動作を制御 するソフトウェアを格納するメインメモリとしての記憶 領域も割り付けられている。尚、このメインメモリは、 パッファメモリ104とは別に、データパス103に接続され ることも可能である。

【0032】図1において、送られてきたTSデータ101 は書き込み制御部102でパケット単位に区切られ、パケ ット単位でメモリ104に転送される。この書き込み制御 部102からメモリ104への転送制御は、書き込み制御部10 2自身で行ってもよいし、割り込み等でパケット到達を 解析処理部105に知らせて解析処理部105がDMA(Direct M emory Access)の制御を行ってもよい。すなわち、後者 の場合は、解析処理部105としてのCPUがDMA転送割り込 み要求を受けると、パケット単位のTSデータ101はデ **一タバス103を介して書き込み制御部102からメモリ104** に直接DMA転送される。いずれの場合にも、書き込み制 御部102からメモリ104へのパケット単位のTSデータ10 1のDMA転送に際して、解析処理部105にはメモリ104内の どこにパケットが書き込まれたかのパケット書き込みア ドレス情報が送られる。このパケット書き込みアドレス 情報としては、メモリ内のアドレス信号でもパケットバ ッファの番号でもよいが、以下はパケットバッファ番号 の場合について説明する。解析処理部105は上記パケッ トパッファ番号によるパケット書き込みアドレス情報を もとにパケット解析を行う。パケット解析はパケットの 到達順に行う必要があるため、解析処理部105にFirst i n First Outメモリ(以下、FIFOと言う)を持ち、パケッ ト書き込みアドレス情報(パケットバッファ番号)はこの FIF0に順次格納される。尚、解析処理部105は上述の如 くCPUで構成されているので、このFIFOはCPU内部の専用 ハードウェアにより実現されることもできるし、メイン メモリとしてのメモリ104に格納されたCPUの動作を制御 するソフトウェアにより実現されることもできる。すな わち、解析処理部105はかくして実現されるFIFOからパ ケットバッファ番号を順次に読み出し、このパケットバ

ッファ番号に該当するメモリ104のパケットパッファか らデータを読み出して、このパケットのデータについて 解析処理を行う。解析の結果、該当パケットがPSIで あれば解析結果を保持する。該当パケットがビデオある いはオーディオのデータのパケットであれば、パケット パッファ番号、ビデオあるいはオーディオの種別情報お よびパケットのデータの中でビデオあるいはオーディオ のデコーダに転送すべきデータの位置を転送情報として それぞれのビデオ転送制御部106、オーディオ転送制御 部107に送る。ビデオ転送制御部106とオーディオ転送制 御部107は上述した転送情報をFIFOから受けて、パケッ ト到達順にメモリ104から読み出されたパケットのデー タをビデオあるいはオーディオの種別に応じて選択的に その出力に転送する。すなわち、FIFOからの転送情報が 読み出されたパケットのデータがビデオであることを示 す場合は、ビデオ転送制御部106がこの転送情報に選択 的に応答して読み出されたパケットのデータをその出力 に転送する。この際、ビデオ転送制御部106はDMA転送要 求の割り込み信号としてのFIFOからの転送情報に応答し てメモリ104の該当のパケットのデータを読み出して、 その出力のビデオデコーダに転送する。逆に、FIFOから の転送情報が読み出されたパケットのデータがオーディ オであることを示す場合は、オーディオ転送制御部107 がこの転送情報に選択的に応答して読み出されたパケッ トのデータをその出力に転送する。この際、オーディオ 転送制御部107はDMA転送要求の割り込み信号としてのFI F0からの転送情報に応答してメモリ104の該当のパケッ トのデータを読み出して、その出力のオーディオデコー ダに転送する。尚、ビデオ転送制御部106あるいはオー ディオ転送制御部107のデータの出力への実際の転送 は、ビデオあるいはオーディオのデコーダからの要求に 応じるものである(108, 109)。解析処理部105によるPS [の解析処理が完了するか、ビデオ転送制御部106ある いはオーディオ転送制御部107への転送が終了してひと つのパケットの転送処理が終了したら、解析処理部10 5、ビデオ転送制御部106、オーディオ転送制御部107の いずれかは解析処理あるいは転送処理の終了済みのパケ ットが格納されていたパケットバッファ番号を書き込み 処理部102にデータバス103を介して転送する。この転送 されたパケットパッファ番号に応答して書き込み処理部 102は該当するパケットバッファを空きとして、次に到 達するTSパケットの格納を可能にする。

【0033】以上説明した図1の構成の多重化ストリーム分離装置の管理情報の流れを示したのが図3である。 TSパケットが到達して書き込み制御部102によりメモリ104のパケットバッファに1パケットのデータが順次書き込まれると、書き込まれたパケットバッファの番号が書き込み制御部102から順次出力される(201)。出力されたパケットバッファ番号は、FIF0210を通して解析処理部105に送られ、解析処理部105により順次読み出され

る。尚、FIFOからのパケットパッファ番号の読み出し順 序は、FIF0へのパケットバッファ番号の書き込み順序と なる。すなわち、解析処理部105では、FIF0210からパケ ットパッファ番号を読み出すことによりパケットの到着 順にその内容を解析する。パケットがPSIであった場 合には、解析完了後に該当するパケットパッファ番号を <u> 書き込み制御部102に転送し(204)、メモリ104の該当す</u> るパケットパッファを「空き」とする。一方、パケット の内容がビデオあるいはオーディオの場合には、パケッ トパッファ番号等の転送情報がFIF0211から該当する転 送制御部106、107に転送される。転送制御部106、107で はFIF0211から読み出した転送情報に選択的に応答し て、1パケット分のビデオあるいはオーディオのデータ を出力側のビデオあるいはオーディオのデコーダに転送 する。具体的には、ビデオあるいはオーディオ転送制御 部106、107はDMA転送要求の割り込み信号としてのFIFO からの転送情報に応答してメモリ104の該当のパケット のデータを読み出して、その出力のビデオあるいはオー ディオデコーダに転送する。この1パケット分の転送の 終了後、転送制御部106,107は該当するパケットバッフ ァ番号を書き込み制御部に送り(205,206)、メモリ104の 該当するパケットパッファを「空き」とする。次に書き 込み制御部102は、次に到達したTSパケットを上述の 「空き」となっているパケットパッファに書き込む。こ の時に、「空き」となっているパケットバッファが複数 ある場合には、到達したTSパケットをどのパケットパ ッファに書き込むかは任意である。これは、前述のよう に、メモリ104の任意のパケットバッファへの書き込み にもかかわらず、TSパケットの到着順に解析・デコー ダへの転送を行うことができるためであり、このように することにより、バッファ管理を簡略化することができ る。なお、上記の説明では処理に必要なPSIおよびビ デオ、オーディオパケットについてのみ示したが、実際 のTSパケットにはこれ以外に他のプログラムのデータ など処理に必要のないパケットも含まれている。このよ うな無効パケットは破棄する必要があるが、パケットに つけられているPIDにより無効パケットが判別できる ので、処理に必要なパケットのPIDの値を解析処理部 105から書き込み制御部102に送り、これとPIDが一致 するパケットのみをパケットパッファに書き込むような 構成とすることにより、転送されるデータ量を減少させ ることが可能である。

【0034】図4は、本発明の他の実施例による多重化ストリーム分離装置の構成を示す。図4において、302は入力されるTSパケットをメモリ304に書き込むための書き込み制御部、304はデュアルポートメモリ、103はデータパス、105はTSパケットを解析する解析処理部、106はビデオデータをビデオデコーダに転送するビデオ転送制御部(Video)、107はオーディオデータをオーディオデコーダに転送するオーディオデコーダに転送するオーディオ転送制御部(Audi

o)である。図4の実施例が図1の実施例と特に異なるの は、受信した複数のTSパケットを格納するためのメモ リ304が書き込みと読み出しが独立に行えるデュアルポ ートメモリであることである。すなわち、デュアルポー トメモリ304の書き込みデータ端子は書き込み制御部304 に接続される一方、読み出しデータ端子はデータバス10 3を介してビデオ転送制御部106、オーディオ転送制御部 107に接続されて、メモリへの書き込みと読み出しとが 平行に実行可能である。従って、書き込み制御部302か らデュアルポートメモリ304へのTSパケットの順次書 き込みの処理と平行して、デュアルポートメモリ304か らビデオ転送制御部106、オーディオ転送制御部107への 1パケットのデータの順次読み出し・転送の処理が可能 となる。この順次書き込みの処理と順次読み出し・転送 とはCPU105のFIFOに順次格納されたパケットバッファ番 号に従うことは、図1の実施例の場合と同様である。 尚、デュアルポートメモリ304の平行処理をするため、 書き込み制御部302からCPU105のF1F0にパケットバッフ ァ番号を転送する経路は、図4の破線に示すように、デ -タバス103とは独立であることが望ましい。尚、図4 の本発明の実施例による多重化ストリーム分離装置の動 作は図1の実施例と基本的に同様であるので、説明を省 略する。以上の二つの実施例のような構成とすることに より、CPUである解析処理部におけるバッファ管理が簡 略化され、CPUである解析処理部の負荷が軽減される。 また、図4の実施例のような構成とすることにより、T Sデータをメモリ304に書き込むためにCPUが接続された データバス103を使う必要がなくなり、書き込み制御部3 02と解析処理部105とをより効率的に使用することがで きる。以上、本発明の実施例を詳細に説明したが、本発 明は上記の具体的な実施例に限定されるものでは無く、 その技術的思想の範囲内で種々の変形が可能であること は言うまでもない。例えば、以上の実施例の説明におい ては解析処理部がCPUで構成されている場合について示 したが、この部分が専用ハードウェアで構成された場合 にも、同様にして処理を行うことができる。また、書き 込み制御部102、302あるいはビデオ転送制御部106、オ ーディオ転送制御部107は必ずしも専用ハードウェアで ある必要はなく、そのいずれかまたはすべてをCPUによ る処理とすることももちろん可能である。

【0035】以下、上記第二の目的を達成する本発明の第一の実施例について説明する。図6に本実施例のTS分離装置の構成を示す。図6のTS分離装置は、書き込み制御部4と、メモリ5と、解析処理部であるCPU6とから構成される。ビデオとオーディオ等のパケットデータが多重化されたトランスポートストリーム(TS)が書き込み制御部4に入力されることにより、ビデオとオーディオ等の所望の出力データが解析処理部であるCPU6の解析処理により分離されることができる。尚、解析処理部であるCPU6の動作は、図示されないメイン

メモリに格納されたプログラムのソフトウェアで制御さ れる。書き込み制御部4は、同期検出部7と、パケット 選択部18と、パケット検出格納部である特定パターン 検出部19とで構成されいる。同期検出部7は、TSの パケットヘッダに含まれる所定の同期パターン(具体的 には16進数表示で47、2進数表示で0100011 1)を検出することによってパケット先頭を検出し、1 88パイト固定長のトランスポートパケットの単位にT Sのデータを区切るものである。パケット選択部18は CPU6により設定されたパケット識別情報PIDに一 致するパケット識別情報PIDを有するパケットを選択 して入力から出力へ転送するものであり、選択されない パケットは実効的に廃棄される。 尚、CPU6よりパ ケット選択部18にパケット識別情報PIDが設定され -ることにより、パケット選択部18はPAT、PMT、 ビデオ、オーディオのパケットデータを選択して、選択 パケットデータを特定パターン検出部19へ転送する。 パケット検出格納部である特定パターン検出部19は、 パケット選択部18により選択されたパケットデータの 特定パターンを検出して、検出結果をそのパケットの付 加情報としてパケットと共に出力するメモリ5へ格納す る。この特定パターン検出部19が検出する特定パター ンは、ビデオストリームのシーケンスヘッダコード、ピ クチャスタートコード、オーディオストリームの同期パ ターンである。このようにして書き込み制御部4から選 択出力されたパケットデータとそのパケットの付加情報 は、メモリ5の隣接したアドレス(同一のエントリー)に 格納される。尚、このメモリ5は書き込み制御部4から のパケットデータの書き込み順序に従ってパケットデー タと付加情報とを読み出して解析処理部であるCPU6 へ転送するため、メモリ5はFIFOメモリ(First In First Out)の機能を有する。このFIFOメモリ5はハ ードウェアで構成されることもできるし、CPU6のソ フトウェアで制御されるメインメモリ(図示せず)の一部 で構成されることもできる。CPU6はメモリ5から読 み出されたパケットデータからビデオやオーディオの所 望の出力データを構成するパケットデータのパケット識 別情報を求め、パケット識別情報をパケット選択部18 に設定する。またCPU6はメモリ5から読み出される 付加情報に応答して付加情報を有するパケットデータの タイミング制御処理を開始して実行する。

【0036】上記のように構成された図6に示すデータ分離装置の処理動作を、以下に説明する。所定の同期パターンを検出する同期検出部7によって、トランスポートスリームTSは188パイト固定長のトランスポートパケットに区切られる。ビデオやオーディオのパケットのパケット識別情報PIDを得るためのPSIは上述のようにPATとPMTとの二段階のテーブルから構成され、まずPATのパケットを抽出してPATのペイロードからPMTのPIDを得て、さらにPMTのパケット

を抽出してPMTのペイロードからビデオやオーディオ のパケットのPIDを得る必要がある。従って、最初に PATのパケットの抽出を行う必要があるので、PAT のPIDのオールŧOŧ(以下、O)をCPU6がパケット 選択部18に設定する。その結果、PIDがOのPAT パケットは特定パターン検出部19を介してメモリ5の エントリーに格納される。この時、このエントリーに格 納される付加情報は、"O"(選択パケットデータは、特 定パターンを含まない)である。次に、PIDがOのP ATパケットがメモリ5から読み出されCPU6に供給 されることにより、CPU6はPATパケットのペイロ ードを解析してPMTのPIDを得て、このPMTのP IDをパケット選択部18に設定する。その結果、PM Tパケットは特定パターン検出部19を介してメモリ5 のエントリーに格納される。この時も、同様にこのエン トリーに格納される付加情報は、そOモとなる。次に、P MTパケットがメモリ5から読み出されCPU6に供給 されることにより、CPU6はPMTパケットのペイロ ードを解析してビデオやオーディオのパケットのパケッ ト識別情報PIDを得て、これらのパケットのPIDを パケット選択部18に設定する。従って、パケット選択 部18は入力されるパケットがビデオあるいはオーディ オのパケットであれば、これらのパケットを出力に選択 して、これらの選択パケットは特定パターン検出部19 を介してメモリ5のエントリーに格納される。この時、 選択パケットデータが特定パターンを含む場合は、エン トリー格納の付加情報はモ1モとなり、選択パケットデー タが特定パターンを含まない場合は、エントリー格納の 付加情報はモOモとなる。次に、CPU6がFIFOのメ モリ5からパケットデータを順次読み出して、このパケ ットデータの解析処理を行い、この解析結果から得られ るビデオあるいはオーディオの種別情報をビデオストリ 一ムあるいはオーディオストリームとともにビデオ復号 器あるいはオーディオ復号器へ転送する。このようにし て、ビデオとオーディオ等のパケットデータが多重化さ れたトランスポートストリームTSが書き込み制御部4 に入力されることにより、ビデオとオーディオ等の所望 の出力データが解析処理部であるCPU6の解析処理に より分離されることができる。また、ビデオとオーディ オ等のパケットデータが多重化されたトランスポートス トリームが入力される多重ストリーム分離装置において は、電源投入直後の初期状態あるいは希望チャネル変更 によりプログラムが切り替わった場合には、前述のよう にビデオ、オーディオのストリームに対してタイムスタ ンプによるタイミング制御処理を行う必要がある。この ためには、ビデオストリームのパケットデータからシー ケンスヘッダコード、ピクチャスタートコードを検出す るとともに、オーディオストリームのパケットデータか ら同期パターンの位置を検出する必要がある。

【0037】本実施例では、CPU6はメモリ5から読

み出された付加情報(パケットデータ中のシーケンスへ ッダコード、ピクチャスタートコード、同期パターンの 特定パターンの存在有無情報)に応答し、特定パターン が存在するパケットに対してのみ特定パターンの位置検 出処理とタイミング制御処理とを行う。電源投入直後の 初期状態あるいは希望チャネル変更によりプログラムが 切り替わった場合には、ビデオストリームに関しては次 のシーケンスヘッダまでのパケットデータを捨てる必要 がある。このような場合も、本実施例では、CPU6は 付加情報のみの監視チェックで良く、特定パターンの存 在を示す付加情報のパケットまでパケットデータの読み 飛ばしが可能である。特定パターンの存在を示す付加情 報をCPU6が検出したら、CPU6は該当パケットデ ータからのシーケンスヘッダコード、ピクチャスタート コード、同期パターンの特定パターンを検出して、タイ ムスタンプによるタイミング制御処理を開始して実行す る。すなわち、本実施例によればCPU6は特定パター ンの存在を示す付加情報にのみ選択的に応答するので、 書き込み制御部4で選択された全てのパケット中の特定 パターンの存在有無の監視をCPUで継続実行する場合 に比べ、CPUの処理量を低減できる。ようするに、付 加情報により特定パターンの検出処理の対象となるパケ ットの数を最小にできるため、CPU6の処理量を低減 することができる。そのため、トランスポートストリー ムTSのビットレートが高く、ヘッダが複雑な場合にも 正しく分離処理を行うことができる。以上説明したよう。 に、解析処理部のCPU6はメモリ5から読み出される パケットと付加情報からパケットのヘッダを解析しPI Dに基づきビデオ、オーディオのストリームを抜き出 し、タイムスタンプによるタイミング合わせを行って出 力する。

【0038】本発明は上記の実施例に限定されるものではなく、その技術思想の範囲内で種々の変形が可能であることは言うまでもない。以下の変形実施例では、上記 実施例と同一の事項は説明を省略し、相違点のみを説明する。

【0039】次に図7を参照して、本発明の他の実施例について説明する。本実施例は、上記実施例のトランスポートストリーム(TS)分離装置のより具体的な構成例を示したものである。図7のTS分離装置1は、CPU6と、CPU6に制御されるアドレスパス16とデータパス17、アドレスパス16とデータパス17、アドレスパス16とデータパス17とに接続された書き込み制御部4、メモリ5からなる。尚、CPU6からのアドレスはビデオ復号器2、オーディオ復号器、3書き込み制御部4、メモリ5に供給されることにより、これらの周辺機器をアクセスすることができる。

【0040】以下、図7のTS分離装置1の動作を、以下に説明する。まず書き込み制御部4では、TSが入力として与えられると、CPU6により設定されたPID

に基づき必要なパケットのみを選択して、パケット単位 でデータパス17を通じてメモリ5に格納する。この書 き込み制御部4からメモリ5への転送制御は、書き込み 制御部4自身が行っても良いし、書き込み制御部4が割 り込み等でパケット到来を解析処理部であるCPU6に 通知して、CPU6がDMA (Direct Memory Access) 制 御を行ってもよい。後者の場合は、解析処理部であるC PU6がDMA転送割り込み要求を受けると、パケット 単位のTSデータはデータバス17を介して書き込み制 御部4からメモリ5へ直接DMA転送される。書き込み 制御部4ではパケットデータだけでなく、パケットデー タに関する付加情報も出力する。ここでは付加情報とし ては、ビデオ、オーディオのタイミング制御処理のため のストリーム中のシーケンスヘッダコード、ピクチャス タートコード、同期パターンの特定パターンの存在有無 を示すものである。具体的な付加情報としては、ビデオ のパケットのペイロードにおけるシーケンスヘッダコー ドとピクチャスタートコードの有無の情報と、オーディ オストリームの同期パターンの有無である。付加情報 は、対応するパケットデータのメモリ5への書き込み終 了後、CPU6に対する割り込み信号として出力され る。CPU6は割り込み信号を受け取ると、その割り込 み信号に基づきパケットに対する付加情報を生成し、そ の値をメモリ5のパケットの格納領域の前の領域に格納 する。CPU6は、メモリ5に書き込まれたパケットデ ―タと対応する付加情報とを読み出す。パケットがもし ビデオまたはオーディオのパケットならば、ペイロード に格納されているビデオストリーム又はオーディオスト リームをそれぞれビデオ復号器2、オーディオ復号器3 に転送する。この際、PESのヘッダにタイムスタンプ がある場合には、そのタイムスタンプに対応したピクチ ャのピクチャヘッダをPESのペイロード中で探す。T S分離処理を開始直後の初期状態ではシーケンスヘッダ の後のピクチャに対し同様の処理を行う。ここで、本実 施例では書き込み制御部4から出力されるシーケンスへ ッダ検出信号、ピクチャヘッダ検出信号により予めシー ケンスヘッダ、ピクチャヘッダの有無がわかっているた め、これを利用する。例えばシーケンスヘッダを探す場 合には、パケットの付加情報をチェックすることにより シーケンスヘッダが含まれていないパケットを読み飛ば すことが可能となる。そのため、全てのビデオパケット のペイロード内を探す場合に比べ、CPU6の処理量を 低減できる。

【0041】図8に、図6および図7に示した実施例の書き込み制御部4の構成例を示す。書き込み制御部4は、同期検出部7と、PID検出部8と、PID比較部9と、スイッチ部SW、特定パターン検査部であるシーケンスヘッダ/ピクチャヘッダ検出部10から構成される。以下、書き込み制御部4の動作について説明する。【0042】書き込み制御部4に入力されたTSは、ま

ず同期検出部フで処理される。同期検出部フでは、パケ ットの先頭1パイト目に位置する同期パターン(16進 表示で47、2進数表示で01000111)を検出し て、TSデータをパケットに区切る。次にPID検出部 8ではパケットのヘッダからPIDを得る。ここで得ら れたPIDは次にPID比較部9に送られ、PID比較 部9に予め設定されているPID比較値と比較される。 比較の結果、少なくとも一つのPID比較値に一致した パケットは、PID検出部8によりオンとされたスイッ チ部SWを介して次段のシーケンスヘッダノピクチャへ ッダ検出部10に送られる。特定パターン検査部19で あるシーケンスヘッダ/ピクチャヘッダ検出部10は、 PID検出部Bから送られたパケットのペイロードの部 分でシーケンスヘッダやピクチャヘッダがあるかどうか を調べる。この結果シーケンスヘッダがあると判定され た場合には、パケットのデータをメモリ5に転送した後 で割り込み信号 1 を発生する。ピクチャヘッダがあると 判定された場合には同様に割り込み信号2を発生する。 これら割り込み信号1、割り込み信号2はCPU6に入 力されると、割り込み信号に応じたパケットの付加情報 を生成して、その値を保持する。この付加情報の保持回 路としてはメモリ5を用いることも可能である。また、 割り込み信号の割り当てはこれに限定されるものではな く、シーケンスヘッダとピクチャヘッダの両方がある場 合、どちらもない場合に対しても割り込み信号を独立に 割り当ててよい。またシーケンスヘッダ、ピクチャヘッ ダの検出結果をCPU6の割り込み信号として出力する 代わりに、書き込み制御部4から直接パケットの付加情 報としてメモリ5に書き込むことも可能である。

【OO43】図9に図8のPID比較部9の構成を示 す。PID比較部9は複数のレジスタ110からなるP I D比較値設定レジスタ部11と、複数の比較器120 からなる比較部12から構成され、レジスタ110には 各々独立にPID比較値が設定される。PID比較値は CPU6からデータパス16を通して設定される。PI D比較値と共に与えられる制御データに基づきレジスタ イネーブル信号を生成し、これによりPID比較値を格 納するレジスタ110の選択を行う。PID比較値設定 レジスタ部11に設定するPID比較値の種類は選択し たプログラムにより異なるが、通常、ビデオ、オーディ オのPID値、PAT、PMTのPID値等である。パ ケットから検出されたPIDと複数のPID比較値との 比較は並列に行われる。図9ではPIDとPID比較値 が一致した場合に比較器120の出力がモ1モになるもの とする。このとき論理OR13の出力が"1"となりPI Dが複数のPID比較値のうち少なくとも一つの比較値 に一致した場合には、パケットを次段のシーケンスへッ ダ/ピクチャヘッダ検出部10に送る。論理OR13の 出力がO、すなわちどの比較値にも一致しなかったパケ ットは不要なパケットであるとしてこの時点で廃棄され

る。なお、電源投入直後の初期状態あるいは希望チャネ ル変更によりプログラムが切り替わった場合等には、ま ずPATのパケットが必要であるため、PATのPID 値である0(2進表示で00000000000)が 自動的に設定されるようにする。これは例えば電源ON になった瞬間、PID比較値設定レジスタ部の全レジス タがリセットされるように制御することで実現できる。 さらにまた、PATのPIDは固定であるため、PAT のPID比較用として実際にレジスタを使用する代わり に比較器に与えるPID比較値をO固定とすることもで きる。また、図9のPID比較部9において、ビデオの PID比較値が格納されるレジスタ110に接続された 比較器120の出力をシーケンスヘッダ/ピクチャヘッ ダ検出部10の制御信号として用いることにより、シー ケンスヘッダ、ピクチャヘッダのサーチ処理をビデオの パケットに対してのみ行うよう制御することも可能であ る。本実施例によれば、PID比較部9においてPID の比較を並列に行うことができるため、所望のパケット を効率良く得ることが可能となる。

【0044】次に本発明の他の実施例について、図10を参照して説明する。この実施例は、図8で示した書き込み制御部4の別の構成例である。本実施例の書き込み制御部4は、図8の同期検出7の機能とシーケンスへッダノピクチャヘッダ検出10の機能をひとつの回路にまとめ、同期ノヘッダ検出部14として構成したものである。以下、この書き込み制御部4の動作について説明する。

【0045】TSが入力として与えられると、まず同期 /ヘッダ検出部14では同期パターンを検出すると共に ストリーム内のシーケンスヘッダコード、ピクチャスタートコードを検出する。ここでパケットの先頭を揃えられたパケットのデータは出力判定部15に送られる。出力判定部15では、PID比較部9により選択されたパケットを書き込み制御部4から選択出力するように制御すると共に、そのパケットに対して同期/ヘッダ検出部14で生成された付加情報をCPUに対する割り込み信号1、割り込み信号2として選択出力する。本実施例では同期パターンとシーケンスヘッダコード、そしてピクチャスタートコード検出のための回路を共用できるため、図6、図7、図8に示した実施例に比べて回路規模の小さな書き込み制御部を実現することができる。

【0046】以上、本発明の実施例を多重化ストリーム分離装置としてTS分離装置を例にとり説明したが、これらの実施例は、ビデオ、オーディオ等、種類の異なる複数のデータが格納されたパケットからなる多重化ストリームを分離する装置に対して同様に適用できる。本実施例によれば、書き込み制御部で選択されたパケットの

みCPUで処理するため多重化ストリームの全てのパケ ットをCPUで処理する場合に比べCPUの処理量を低 減できる。また、付加情報を用いることによって特定パ ターンの検出処理の対象となるパケットの数を最小にで きるため、CPUの処理量をさらに低減することができ る。そのため、多重化ストリームのビットレートが高 く、ヘッダが複雑な場合にも正しく分離処理を行うこと ができる。また、書き込み制御部は特定ビットパターン の検出等、ハードウェアに適した処理を実行する回路の みで構成できるため比較的小さな回路規模で実現でき る。従って、メモリを除いた多重化ストリーム分離装置 をハードウェアのみ、またはCPUのみで実現する場合 に比べ低いコストで実現できる。この効果は、MPEG 2のTSのようにピットレートが高く、ヘッダの構造が 複雑な多重化ストリームの分離装置に適用した場合に特 に大きい。

[0047]

【発明の効果】本発明によれば、解析処理部の処理を軽減することの可能なデータ分離装置を提供することができる。

【0048】本発明によれば、ビットレートが高く、ヘッダの構造が複雑な多重化ストリームを分離する場合にも分離処理を正しく実行可能な低コストのデータ分離装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の実施例によるTS分離装置の構成を示す図。

【図2】PESとTSとの関係を示す図。

【図3】図1の実施例によるTS分離装置における管理 情報の流れを説明する図。

【図4】本発明の他の実施例によるTS分離装置の構成 を示す図。

【図5】一般的なTS復号器の構成を示す図。

【図6】本発明の他の実施例によるTS分離装置の構成を示す図。

【図7】本発明の他の実施例によるTS分離装置の他の 構成を示す図。

【図8】図6、図7の書き込み制御部4の構成例を示す 図。

【図9】図8のPID比較部の構成例。


【図10】本発明の実施例による書き込み制御部4の他の構成例を示す図。

【図11】一般的な多重化ストリーム分離装置の構成を 示す図である。


【符号の説明】

102…書き込み制御部、104…メモリ、105…解析処理 部、106、107…転送制御部。


【図1】




【図2】




【図3】







【図5】




【図7】




[図6]




【図8】




【図10】



【図9】



【図11】



フロントページの続き

(72) 発明者 藤井 由紀夫

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マルチメディアシステム 開発本部内

(72) 発明者 松野 勝己

東京都小平市上水本町五丁目20番 1 号 株式会社日立製作所半導体事業部内

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-098098

(43) Date of publication of application: 09.04.1999

(51)Int.Cl.

3/00 7/08 HO4N

HO4N 7/081

(21)Application number: 08-323336

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.11.1996

(72)Inventor: NAKASE JUNKO

GUNJI HIROSHI FUJII YUKIO

MATSUNO KATSUMI

(30)Priority

Priority number: 07312026

Priority date: 30.11.1995

15.03.1996

Priority country: JP

(54) DATA SEPARATING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a data separating device which reduces processing of an analysis processing part.

09533330

SOLUTION: This data separating device consists of a write controlling part 102, memory 104, an analysis processing part 105 and transfer controlling parts 106 and 107. The part 102 writes a packet which arrives in the memory 104 in order of arrival and sends the write information to the part 105, the part 105 analyzes the packet based on the write information in order of packet arrival and sends only the analytical result to the parts 106 and 107, and the parts 106 and 107 send data which is read from the memory 104 in order of packet arrival to a decoder based on the analytical result.

